清 华 大 学

综 合 论 文 训 练

题目：超高速、高精度数控振荡器(NCO)设计

系 别：电子工程系

专 业：电子信息科学与技术

姓 名：杨一雄

指导教师：杨华中 教授

2017 年 5 月 28 日

关于学位论文使用授权的说明



中文摘要

在目前众多的基于无线传感器网络的应用中，时钟同步技术是一个非常关键的技术。时钟同步技术可以用来实现任务调度，统计数据分布，协调动作与通信等功能。由于无线传感器网络具有低功耗、分布式、节点数量大等特点，因此越来越多的传感器网络节点开始采用太阳能自供能的电源方案。

本文通过研究太阳能的时间分布信息，提出了一种基于太阳信标的时钟同步方案。这项技术依托于传感器节点对于太阳能的采集，不需要大规模的射频收发同步以及其他的额外操作，在分布式的传感器节点内部算法复杂度低，平均功耗低。由于很多无线传感器网络应用的主要任务是数据采集，因此这项时钟同步技术可以满足基于太阳能自供能的传感器节点对于采样时钟的需求。

关键词：时钟同步；太阳能；无线传感器网络

ABSTRACT

Time synchronization technology stands in a very critical position of today’s wireless sensor network applications. Time synchronization technology is used in the area of task scheduling, data synchronization, task coordination, and communication functions. Since WSN system is concerned to be distributed, lower power consumed, and of large amount, more and more WSN sensor nodes adopt to use the power management system based on solar energy harvesting.

In this article, we study the time distribution of solar energy information, and proposes a time synchronization scheme based on the solar beacon. This technology works according to the solar information collected by WSN sensor node, without too much radio frequency transmitting and receiving, which causes a very low power consumption. The synchronization is mainly realized in the server and the algorithm in the sensor node is of less complexity. Considering that a large quantity of WSN application is used for data acquisition, this time synchronization technology is able to meet the sample clock requirement of WSN sensor nodes based on solar energy harvesting.

Keywords: Clock Synchronization; Solar; Sensor Network

目 录

[中文摘要 I](#_Toc482978382)

[ABSTRACT II](#_Toc482978383)

[目 录 III](#_Toc482978384)

[第1章 引言 1](#_Toc482978385)

[1.1 研究背景 1](#_Toc482978386)

[1.2 主要评价指标 1](#_Toc482978387)

[1.3 研究现状 2](#_Toc482978388)

[1.3.1 锁相环式(PLL)频率综合 2](#_Toc482978389)

[1.3.2 直接数字式频率综合(DDS) 3](#_Toc482978390)

[1.3.3 DDS近年工作 3](#_Toc482978391)

[1.4 论文主要工作 4](#_Toc482978392)

[第2章 直接数字式频率综合(DDS)原理 5](#_Toc482978393)

[2.1 DDS的原理和框架 5](#_Toc482978394)

[2.2 查找表压缩技术 7](#_Toc482978395)

[2.2.1 对称性方法 7](#_Toc482978396)

[2.2.2 引入近似结构 8](#_Toc482978397)

[2.3 角度旋转方法介绍 8](#_Toc482978398)

[2.3.1 CORDIC算法原理 9](#_Toc482978399)

[2.3.2 混合结构 10](#_Toc482978400)

[2.3.3 改进算法 11](#_Toc482978401)

[2.4 DDS的频谱特性和误差来源 12](#_Toc482978402)

[2.4.1 频谱分析 12](#_Toc482978403)

[2.4.2 噪声来源分析 12](#_Toc482978404)

[2.5 本章小结 14](#_Toc482978405)

[第3章 基于直接数字式的振荡器设计 15](#_Toc482978406)

[3.1 ROM-CORDIC 混合结构设计 15](#_Toc482978407)

[3.1.1 相位累加器(PA)设计 15](#_Toc482978408)

[3.1.2 相位压缩器(PC)设计 16](#_Toc482978409)

[3.1.3 相位幅度转换器(PAC)设计 16](#_Toc482978410)

[3.2 资源配置分析 17](#_Toc482978411)

[3.3 关键路径优化方法 18](#_Toc482978412)

[3.3.1 流水线设计 18](#_Toc482978413)

[3.3.2 局部电路优化方法 19](#_Toc482978414)

[3.4 本章小结 19](#_Toc482978415)

[第4章 数控振荡器实现和仿真 20](#_Toc482978416)

[4.1 功能性仿真平台搭建 20](#_Toc482978417)

[4.1.1 MATLAB数值计算平台仿真 20](#_Toc482978418)

[4.1.2 modelsim仿真平台搭建 22](#_Toc482978419)

[4.2 时序仿真结果 22](#_Toc482978420)

[4.2.1 工具介绍 22](#_Toc482978421)

[4.2.2 结果展示 23](#_Toc482978422)

[4.3 性能比较 23](#_Toc482978423)

[第5章 结论 24](#_Toc482978424)

[5.1 主要工作总结 24](#_Toc482978425)

[5.2 未来工作展望 24](#_Toc482978426)

# 引言

## 研究背景

当今时代，无线通信系统正在全球急速扩展，生活中方方面面都离不开无线网络、蜂窝信号。新的应用如雨后春笋版出现，基于毫米波的5G移动网络正从实验室走向生活，但是这也对无线系统提出了更高的要求。频率合成器作为电子系统中的信号源，实现高速、高精度、快切换、低功耗迫在眉睫。

信号合成技术已有数十年的发展，最初的振荡器由晶振和滤波器构成，但是鉴于其巨大的功耗、体积以及糟糕的精度，很难实用。而数控振荡器利用高精度的数字信号输入，可控性以及精度得到了巨大提高。

数控振荡器分主要分为两类：一类是利用锁相环跟踪参考信号，生成指定频率的输出信号；另一类是直接数字式，通过数字相位直接映射成正弦幅度。下面将介绍两种方法的技术特点。

## 主要评价指标

**1) 信噪比(SNR)**

信噪比是信号处理领域的主要评价指标，用于描述信号和噪声能量比值。表达式如(1-1)所示。对于NCO而言，即中心频率能量和非中心频率能量之比。



图 1‑1 频谱中的底噪和杂散

SNR的数值计算如公式(1-1)。在NCO的设计中，SNR主要衡量的是底噪的大小，图(1-1)的(a)部分显示了输出频谱中的底噪。

(‑1)

**2) 最大杂散分量(SFDR)**

对于正余弦信号的生成，不仅要看总噪声的能量占比，有色噪声也非常重要，因此使用SFDR用于评价输出的杂散性能。SFDR的定义为基频信号能量和最大杂散信号能量之比。

参考图1-1的(b)部分，在底噪较小的情况下，杂散对输出性能起到了主要影响。频率合成领域更重视高次谐波的消除，因此SFDR指标的重要性一般要高于SNR。

## 研究现状

数控振荡器分主要分为两类：一类是利用锁相环跟踪参考信号，生成指定频率的输出信号；另一类是直接数字式，通过数字相位直接映射成正弦幅度。下面将介绍两种方法的技术特点。最后介绍近年DDS的主要发展。

### 锁相环式(PLL)频率综合

锁相环式频率综合技术，又称“间接频率综合”。如图x所示，锁相环由鉴相器，环路滤波器，压控振荡器，分频器构成负反馈环路{RolandE.Best, 2007 #56}(插入引用)。其原理是通过分频信号x对参考信号x进行相位跟踪，环路滤波后经压控振荡器放大输出，将生成倍频的输出信号。




图 1‑2 锁相环式频率综合原理

改变分频器的分频倍数n，即可控制输出频率。这种频率合成器的结构较为简单且对功耗要求不高，输出信号的杂散性能比较好。数字分数锁相环(插入引用)的出现使得各项性能再次获得大幅提高，成为现今信号发生器的主流选择。

### 直接数字式频率综合(DDS)

DDS的思路是从相位角度出发，将其转化成波形，其基本结构分三块：相位累加器(PA)，相位-幅度转换器(PAC)，数模转换器(DAC)，各模块的承担的工作如下：

1）相位累加器用于计算信号相位

2）相位-幅度转换器将相位映射成非线性波形

3）数模转换器将波形转换成模拟信号，低通滤波后输出。

为了实现更好的性能，通常还会在系统中对相位进行压缩，如上图中还添加了相位压缩器。DDS在捷变性能和频率分辨率上相比锁相环式有巨大的优势，最大杂散分量可以达到120 dBc以上。DDS的主要问题是时钟频率相对比较慢，但是大规模集成电路(VLSI)的发展正在不断提高DDS的时钟频率。而随着高精度信号源的需求增大，不断有新领域开始使用DDS作为信号源。

### DDS近年工作

随着CMOS集成电路的成熟，DDS于1971年被Tierney *et al*(插入引用)提出，核心观点是用ROM查表得到波形。这种方法在精度、捷变性能上相比其他频率合成器有突出的优势。但过大的ROM导致了面积偏大、速度较慢等问题。

在90年代，经过的多位学者的改进(插入引用)，引入了相位压缩的方法，以Sunderland，Nicholas(插入引用)为代表。利用高阶近似实现了查找表多个数量级的减少(插入引用)，加快了DDS的时钟频率。随后又有研究者开始使用线性插值(插入引用)、非线性插值(插入引用)、非均匀差值(插入引用)等方法，使得查找表的大小进一步减小。

由于查找表压缩的收益收紧，研究者开始使用角度旋转(插入引用)替代查表方法。CORDIC算法是支撑角度旋转的经典算法，通过多级移位、加法操作即可实现角度的旋转(插入引用)。查表方法的突出问题是ROM大小和地址长度呈指数关系，而角度旋转的优势是加法器数量随之线性增长。

表 1‑1 近年工艺

|  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- |
| DDS结构 | 年份 | 工艺 | 时钟频率 | SFDR | 功耗 |
| Sunderland | 1998 | 0.8 um | 150 MHz | 52 dBc | 0.5 W |
| Interpolation | 2010 | 0.13 um | 1.0 GHz | 63 dBc | 8.2 mW |
| CORDIC | 2011 | 0.18 um | 260 MHz | 113 dBc | 16.5 mW |
| Nonlinear-DAC | 2015 | 55 nm | 2.0 GHz | 55 dBc | 130 mW |

近年来，使用非线性DAC实现相位-幅度转换成为主流(插入引用)，这种方法实际上是把PAC数字域的操作转移至DAC模拟域完成。相比之前的工作，使用非线性DAC在面积、功耗上取得进步，速度上也有一定的提升(插入引用)。但是引入了DAC设计中的新问题。

## 论文主要工作

在对频率综合以及DDS技术深入的研究后，结合毕业设计实际的需求、任务完成的挑战度，本文决定使用直接数字式方法实现数控振荡器。为了设计出超高速、高精度直接数字式频率合成器(DDS)，毕设的研究目标有一下三点：

（1）提升输出信号的杂散性能

（2）提高系统的最快时钟频率

（3）降低系统的功耗、面积

本文主要使用查表法和角度旋转法结合的方案，主要工作按5点展开：

（1）调研基于查表法和角度旋转法实现的DDS，了解其原理、特点。

（2）研究DDS的基本构成，建立数学模型并在MATLAB上仿真输出波形

（3）分析DDS的噪声来源，在理论和电路上研究噪声的抑制方法。

（4）结合查表法和角度旋转提出新结构，在速度、精度上取得更好结果。

（5）完成RTL级代码编写和波形仿真，进行综合以及布局布线


在论文的组织安排上：第一章介绍数控振荡器在重要意义以及直接数字式频率合成器(DDS)的发展历程；第二章将详细描述DDS的技术原理，介绍查找表压缩和角度旋转两种优化方法，并对误差来源进行分析；第三章提出了改进的电路结构，分别介绍各电路模块的设计思想，配置资源策略以及对关键路径的优化方法；第四章主要是展示仿真的结果，包括仿真平台搭建以及时序仿真结果，并与其他论文进行结果比较；第五章对毕业设计的工作进行简要的总结，对各项结果给予结论，并且探究改设计未来的修改方向以及介绍数控振荡器的发展趋势。

# 直接数字式频率综合(DDS)原理

直接频率合成器是一种典型的数字电路系统，是实现数控振荡器的重要方法。随着近年来DDS性能的稳步提升，学术界对DDS技术的研究仍比较活跃，因此介绍清楚DDS的基本原理很有必要性。本章将首先DDS传统结构，建立其数学模型；第二、三节介绍查找表压缩、角度旋转两种方法，用于优化系统的杂散性能和时钟频率；第四节详细分析DDS输出的频谱特性，并说明系统中噪声的来源。

## DDS的原理和框架

上世纪70年代，信号发生器仍是利用锁相环（PLL）进行模拟信号的跟踪。基于CMOS工艺的出现，Tierney *et al*(插入引用)于1971年提出直接数字式方法，希望利用相位直接映射到指定波形。DDS的传统结构图x，其核心有三个部分，生成相位的累加器（PA），查表输出波形的相位-幅度转换器（PAC），以及低通的数模转换器（DAC）输出。



DDS系统输入为频率控制字(fcw)和相位控制字(pcw)，均为N位，输出正弦信号如公式(2-1)所示。其中频率控制字用于控制输出频率，相位控制字用于设定初始相位。

(‑1)

(2-1)为连续时间表达式，转换到离散时间表达式为(2-2)，其中是时钟周期。为离散时间的正则相位，如(2-3)

(‑2)

(‑3)

输出信号的频率如公式(2-4)，其中N是累加器的计算位数。由于在全相位空间上采样，根据奈奎斯特采样定律，离散采样频率至少为原信号带宽的两倍才能无混叠还原信号，因此对fcw的最大值有限制。同时表明输出的频率最高能达到系统时钟频率的一半。

(‑4)

公式(2-3)表明，正则相位以固定增量fcw增长，通过累加操作可实现相位计算。由于是通过累加操作获得，在fcw抖动时也能保证了相位的连续性，规避了因相位不连续产生的高频噪声。公式(2-5)显示了输出频率的最小变化量，增加累加器位数N就可以实现非常高的频率分辨率。

(2‑5)

在系统框图x中，使用相位累加器(PA)计算正则相位。PA由加法器和寄存器构成。加法器输入一端为fcw，另一端与寄存器相连，加法结果则在下一时钟上升沿写入寄存器。相位生成后，下一步是将其映射到正弦幅度上。

相位-幅度转换器(PAC)是DDS中最为重要的设计，其结构对系统性能的影响最大。使用查找表进行相位-幅度转换是最常见的PAC实现方式。通过记录所有相位对应的幅度值，实现非线性函数的映射。在系统框图x中，利用ROM记录查找表数据，完成相位到幅度的映射。

(‑6)

使用查表法的一个显著优点是实现简单，使用一个ROM即可完成相位-幅度的转换，在低精度要求下也可以达到较快的速度。但是当精度要求较高时，查表法必须要面临精度和速度的取舍问题。为了在全相位空间寻址，查找表的大小如公式(2-7)，其中M为输出量化位数。根据公式(2-7)，LUT的大小随N指数增长。每提升1bit相位比特数，表的大小都要翻一倍，这将急剧增加ROM的读取开销和面积开销。意味着高分辨率的DDS必须要在时钟频率上让步。

(‑7)

系统最后通过数模转换器将数字信号转换为模拟信号。如图x所示，D/A 转换后波形还存在明显的阶梯效应，随后需要重建到二阶连续的正弦信号上。



(‑8)

由于在时间离散信号相当于在时间连续信号上采样，因此相在DTFT上当于对连续信号进行周期性重叠，表达式如(2-8)所示。其频域信号对比如图x所示，可见时间离散信号在一定频谱范围内和时间连续信号相同。因此使用低通滤波器LPF实现到的转换。

## 查找表压缩技术

从本章首节的理论中，DDS面临的主要问题是高分辨率和时钟频率的矛盾。要提升系统的速度，关键是提升ROM的访存速度。在实现工艺确定的情况下，一个提升ROM性能的方法是减少其地址的长度，即压缩相位。

### 对称性方法

在文献(参考文献)中，提出了使用“压缩方法”。其思想是使用地址的后N-2位信息在第一象限查表，而前2位用于将查表向量翻转至原有象限。如图x所示，任意向量均可在第一象限水平、竖直翻转至原有向量。该方法能有效减少ROM地址长度2位，使得查找表数据减少为原来的1/4。更进一步的是“压缩方法” (参考文献)，考虑到正、余弦函数的对称性，只需要使用后N-3位信息在(0, )区间同时查找正、余弦函数值。相比“压缩方法”，“压缩方法”存储数据量相同，但是查表地址减少了一位。

### 引入近似结构

除了利用对称性压缩相位，coarse-fine结构(参考文献)也是减小查找表大小的经典方法。如图x所示，将相位划分成位数为a, b, c的三个部分A，B，C。



根据公式(2-9)，(2-10)，可建立coarse，fine两个表，分别记录sin(A+B)和cos(A)sin(C)的值，最后将两项相加则得到近似的正弦信号。

(2‑9)

(2‑10)

coarse-fine结构是分治法在电路设计中的体现。利用ROM大小随地址长度指数下降特点，分而治之可以从中获得收益。但仍需讨论近似的误差，当约束条件满足时，地址最多可减少为原有长度的2/3。

|  |  |  |
| --- | --- | --- |
| **压缩方法** | **地址长度变化** | **额外的计算** |
| **coarse-fine** | 2/3 | 加法操作 |
| **线性插值** | 1/2 | 乘法操作 |
| **二次插值** | 1/3 | 平方操作 |

类似于coarse-fine结构，还有线性插值法(插入引用)、二次插值法(插入引用)均对查找表进行更高比例的压缩，一定程度上提升了DDS速度、功耗性能。

经总结，查找表压缩方法实际上是将查表复杂度转化为计算复杂度。因此查找复杂度的减少和计算复杂度的增加存在一个临界点，越过临界点后继续压缩查找表反而会增加总的时间复杂度。这将限制查找表的压缩程度。



## 角度旋转方法介绍

上一节介绍了查找表压缩方法，在最后总结中提到了查找表压缩的限制。为了突破查找表的结构的局限性，部分研究者(插入引用)使用角度旋转的方法实现相位-幅度转换。角度旋转的思路是利用多次旋转操作逼近真实相位，而旋转操作不需要查找表，因而避免了以上查找表的缺点。

基于CORDIC算法的角度旋转方法不需要查找表结构，并且可以使用流水线进行加速。但是CORDIC算法为人诟病的缺点是流水级数太长，导致捷变性能严重下降。之后的两节将具体介绍算法的原理及改进。

### CORDIC算法原理

CORDIC是实现双曲函数族的一种算法，而三角函数是双曲函数在虚平面的一种特例。在许多论文(插入引用)中已经对其原理进行了详细的推导，因此本文只会简单介绍生成三角函数的CORDIC算法。

对于向量，对绕原点旋转角后得到，如图x所示，其变换表达式如(2-11)。

(‑11)



角度可使用一组正交基表示，其中正交基，则在正交空间的坐标为。

(‑12)

则公式(2-11)可重新表述为(2-13)。

(‑13)

进一步得到(2-14),其中。

(‑14)

代入得到迭代公式(2-15)，(2-16)。从迭代公式(2-14)可以看出，矩阵操作只需要移位和加法操作，在硬件中用加法器即可实现。算法通过公式(2-17)计算正交空间坐标。（2-17）使用了减法操作以及判断操作，故需要额外使用全加器和判断逻辑计算坐标。

1）迭代公式：

(‑15)

2）初值、末值：

(2‑16)

3）正交空间坐标计算：

(‑17)

根据之前的分析，可以得到CORDIC算法的电路框图(插入引用)如下

插入CORDIC电路图

### 混合结构

传统CORDIC算法的主要优点是通过迭代计算，避免使用了查找表，并且可以使用流水线加速。但是相比查找表法，CORDIC算法存在计算量大，流水级数长，占用资源多的情况。为了提升角度旋转方法的性能，出现了查找表和CORDIC算法结合的方法。

混合方法分两步，首先使用查找表得到粗分辨率幅度，再通过角度旋转得到细分辨率幅度。

正交基取为。此处是和原始算法之间呈关系，则公式(2-14)需修改为(2-18)。

(‑18)

此时求得，相比传统CORDIC方法中多次迭代判断和加法操作，的求解的计算量大大减小了。

考虑到近似条件，可使用一阶近似条件得到公式(2-20)。

(‑19)

### 改进算法

观察公式(2-20)，旋转角度的计算中有的乘法运算，这将极大降低迭代运算的速度。为了解决此问题，文献(插入引用)均在查找表中额外保存了数据，通过查找操作替代乘法操作，减少了角度旋转的计算复杂度。顺应该思路，在本节提出了改进的算法，同样使用混合结构。

利用近似条件代入(2-13)中获得新表达式(2-21)，其中计算和(2-19)相同。注意(2-13)中已趋近于1，因此在(2-21)中被替换成常数T。

(‑20)

为消除公式(2-20)中乘法运算，使用文献(插入引用)的方法，在查找表中保存和两个新变量，代入到公式(2-21)中，得到迭代公式如(2-22)，

(2‑21)

另外一点需要注意的是溢出现象。由于移位操作的截断效应，公式(2-22)在局部会略微超过1。通过对常数T的约束(2-23)可以避免溢出的出现。

(‑22)

图x显示了该改进算法的相位-幅度转化器(PAC)框图。

## DDS的频谱特性和误差来源

### 频谱分析

对于理想情况，不考虑任何噪声以及量化时，DDS输出out如公式(2-23)。对输出out进行N点FFT得到频谱如图x

(‑23)



从频谱图中可以看出，除了因为加矩形窗产生的频谱泄漏，频域的能量主要集中在中心频率附近。但是现实情况中，由于对正则相位进行截断，输出进行量化以及中间过程的近似，使得信号成为非理想信号。图x展示了非理想情况下输出的频谱，不仅图中的底噪提升了，而且频域上形成了周期性的spurs和多次谐波。底噪的大小对应信噪比，而spurs决定最大杂散分量。



### 噪声来源分析

**1) 相位截断误差**

对于一个N 位的相位，在传往PAC之前可能会截断成P 位，截断误差为，则表达式(2-23)修正为(2-24)。由近似公式可得，截断误差传导至输出的噪声。

(‑24)

由于系统在相位空间上采样，对应的也可看作截断误差分布图(x)上采样。由DFT理论可知，的频谱是截断误差分布频谱的平移叠加。从图X看出的分布包含多个凸起，每个凸起的频率间隔为采样频率。这也就能解释为什么图X中存在周期性的spurs。文献(插入引用)中分析了对输出SFDR的影响，表达式如(2-25)，截断位数每提升一位系统SFDR将提高6.02dBc。

(‑25)





**2) 近似计算噪声**

传统的查表法中，相位-幅度的映射是不存在误差的。如2.2所述，查找表压缩方法中的二阶近似将导致误差的产生。同样，本文的改进算法中由于近似条件的使用，也引入了噪声。

(‑26)

略去高阶分量后得到误差表达式如公式(2-26)。可以发现噪声中存在单频分量，相当于对信号进行放大，并不会影响频谱特性，因而也可略去。最终噪声的表达式为(2-27)。

(‑27)

的频谱如前所述，故近似噪声和相位截断噪声类似，也会产生多个周期性的spurs。

**3) 输出量化噪声**

在输出时进行量化会直接引入噪声，根据统计规律，一般认为量化噪声为高斯白噪声，只对频谱的底噪有影响。根据(插入引用)的推导，量化噪声对系统SNR的影响如(2-28)所示，量化位数M每提升1bit，系统SNR提升6.02 dB。

(‑28)



## 本章小结

啊啊啊


aaa

# 基于直接数字式的振荡器设计

## ROM-CORDIC 混合结构设计

直接数字合成器在频率分辨率、捷变性能上取得较大成功，但较锁相环式振荡器，传统DDS仍存在时钟频率受限，输出杂散性能不佳等情况。

为了提高DDS的时钟频率和杂散性能，本文采用了2.3.3中使用的改进算法，将查找表和角度旋转法结合。此举进一步减少了查找表的寻址深度，使得系统能以较快的时钟频率获得非常高的精度。



图x显示了DDS的系统框图。它的输入为16 bit的频率控制字(fcw)和相位控制字(pcw)，用于更改系统输出的正弦波频率和初始相位。相位累加器(PA)根据fcw和pcw生成16 bit 的正则相位。

相位压缩模块(PC)可使得系统用(0, 1/4)区间的正、余弦函数值表示(0, 2)的值域。PC提取出的前3 bit作为对称操作控制字(mcw)，后13bit作为伪相位 输出至PAC, 用于查找表寻址和控制旋转角度。

相位-幅度累加器(PAC)包括384-byte的查找表和7组角度旋转电路。的1~6位用于查找表寻址，获得粗分辨率信号。的7~13位对粗分辨率信号进行旋转修正，获得细分辨率信号。

对称操作模块将细分辨率信号从(0,1/4)对称到(0, 2)区间，最后输出。

### 相位累加器(PA)设计

PA接收输入的fcw和pcw，输出线性增长的正则相位，其表达式如(2-3)。图x所示，PA由一个16 bit 加法器和16 bit 寄存器构成，输出也为16 bit。




根据公式(2-4)和(2-5)，输出信号的频率为，频率分辨率为 ，可见要加强频率分辨率，首先需提高加法器位数。

pcw的作用是在系统重置后对相位赋初值。重置一旦结束，相位初值就不受pcw的影响，故不能随时更改相位。

### 相位压缩器(PC)设计



图x展示了数字相位的区域：其中1 ~ 3位用于对称操作， 4 ~ 9位用于查找表寻址，10 ~ 16用于角度旋转。为了将任意相角的向量映射到(0, 1/4 pi)区间，还需要对上述相位进行变换。



相位的前3位表示向量所在的8分区间，利用区间信息可将该向量对折至(0, 1/4 pi)区间。因此直接取1~3位作为对称操作控制字(scw)，输出至对称操作模块。为计算出伪相角，需利用的4~16位。根据对称关系，得到表达式

(‑1)

的前6位作为查找表地址(address)，后7位作为旋转控制字(rcw)，分别输出至ROM 和旋转电路用于确定细分辨率信号。


(‑2)

### 相位幅度转换器(PAC)设计

**)A 查找表**

查找表是将相位转化成幅度的重要模块，其作用是输出粗分辨率的信号。


查找表需要输出 。与参考文献x相似，查找表额外存储了两组函数，以减少乘法操作。



根据公式(2-22)，为了防止溢出，实际写入值是。具体设计中，的长度为16 bit，而量化位数为8bit，因此查找表的输出带宽为48 bit。

**)B 旋转电路**

如图x，角度旋转电路接收查找表输出和旋转控制字(rcw)，最终将向量旋转至修正值。根据2.4.2中的误差分析，角度旋转将带来杂散性能的增益，rcw每提升一位SFDR提升6.02dBc。



改进CORDIC算法由多次矩阵乘法迭代产生的，公式(2-21)中的矩阵乘法操作包括两次加法和两次移位，因此在设计旋转电路时，选取两个移位器和两个16 bit加法器构成旋转单元电路cordic cell。迭代操作可由多个单元电路级联构成，经过7级级联，最终得到(0, 1/4)区间的向量。

**)C 对称输出模块**

(0, 1/4)区间向量需要经过对称操作才能映射到(0, 2)向量。对称操作的逻辑表达式如公式x，。从公式中看出，利用多路选择器和反相器即可实现对称输出模块。

预留对称公式

## 资源配置分析

1）与量化位数分配

公式(2-21)中有两组变量，其中值域为(0,)，值域为(0, 1)。导致只有前几位没有值。为了方便计算，将替换成()，使得值域由{1, 0}变成了{1, -1}，方法如公式(3-3)。最终只有后N-M-2位有数值。

具体在我的设计中，使用16位保存，而只需要8位保存。

(‑3)


2）address与rcw位数分配

实验中发现，当约束条件(3-5)不满足时，系统的SFDR，SNR将发生骤降。

为了避免此现象，需要斟酌address与rcw的位数分配。因为的位数是13，那么查找表和旋转电路可分配的为数也为13，故取address位长为6，旋转控制位(rcw)为7位。如此分配能最大程度压缩查找表的大小，从而提升系统的时钟频率，但是会增加流水级数。

## 流水线设计

在之前的章节中，已经提到过CORDIC算法可使用流水线加速，根据迭代公式(2-21)，可使用级联的旋转单元电路实现迭代操作。要实现流水线结构，一个简单的想法是在各级单元电路之间插入触发器，这使得级联电路的时延降低至每个旋转电路和触发器的时延。



由于旋转单元电路使用rcw控制旋转方向，如果旋转方向在时间上不能对应的话，将无法输出正确的结果，因此控制信号也要层层缓存。最终的结构示意图如x，各级cordic cell之间插入了D触发器，用于缓存输出数据作为下一级的输入。同样PC输出的rcw控制信号也经过了多级流水，保证了控制信号和操作数据时间上的一致。

另外，加法器也可使用流水线加速，方案如图X。在(插入引用)中也通过优化得到了更快的加法器。但是本次设计中，加法器流水对系统的时钟频率提升比较小，但是面积功耗会大大提升，综合考虑最终没有使用流水线加法器。



## 本章小结

# 数控振荡器实现和仿真

基于第3章中提出的ROM-CORDIC混合电路结构设计，本章主要介绍两个实验平台的搭建，综合、布局布线后的时序仿真结果的展示，得到该设计的最终指标并且同前人工作进行比较。

## 功能性仿真平台搭建

本文最基本的功能性仿真使用MATLAB和modelsim实现。

本设计在MATLAB上搭建了二进制计算平台，并在二进制平台上完成了实验的数值仿真。另一项工作是将MATLAB平台上的架构映射成Verilog代码，并在modelsim波形仿真工具进行验证。结果显示，两平台的在输入相同时，输出波形也完全一致。



最后实现了两平台的联合，如图x所示。MATLAB生成查找表数据通过文件写入到modelsim的ROM中，其输出波形数据导回MATLAB进行频谱分析，构成计算闭环。本节将对MATLAB以及modelsim的平台搭建进行详细说明。

### MATLAB数值计算平台仿真

利用MATLAB进行仿真的突出优点是很方便查看所有内部信号的数值，非常适合进行功能性仿真。但MATLAB中的变量类型是默认是浮点型，而数字电路设计中均使用二进制码进行运算，因此需要在MATLAB上重新搭建二进制计算平台。二进制计算平台主要包括一下部件

a）十进制-二进制转换函数

b）二进制加法函数

c）二进制移位函数

d）二进制查找表函数

f）十进制频谱分析函数

其中十进制频谱分析函数能对信号进行FFT，消除频谱泄露，最后进行频谱的分析。从理论上来说，利用十进制-二进制转换函数，即可将所有十进制计算结果转化为二进制，从而不需要编写其他二进制函数。但是使用十进制计算会导致电路架构的简化，内部信号依旧无法观测，因此依旧需要编写二进制加法、移位和查找表函数。

在MATLAB数值计算平台上，进行的验证包括：正则相位验证、查找表验证，CORDIC旋转验证。分别在以下具体说明。

（1）正则相位验证

在第三章中已经提到，正则相位由累加器生成，故对相位的验证即验证二进制加法器的正确性。经验证，生成相位均等步长增长无误。

（2）查找表验证

二进制查找表的实现方法实际是使用矩阵保存数据，如图x，利用6位地址输出查找矩阵的一行。为了验证查找表方法的正确性，分析粗精度信号的频谱，以验证其精度是否达标。



由于粗精度信号仅使用了前9位相位，根据公式(2-25),理论最低SDFR如下所示：的频谱中SFDR值达到54 dBc，高于理论最低值4 dBc，可见查找表方法确实达到理论要求。

(‑1)

（3）角度旋转算法验证

角度旋转电路结构在3.1.3中已经介绍过，由7级单元电路cordic cell级联而成，每个cordic cell内部包括两个加法器和两个移位器。根据(1)和(2)的验证，可以认为角度旋转的输入和旋转控制字(rcw)无误，那么只需要分析输出波形，即可验证角度旋转的正确性。

输出波形的频谱图如x，可见其SFDR值由54dBc提升至100 dBc，提升为46dBc。根据公式(2-25)，角度旋转修正的SFDR提升值为42.14 dBc，而且考虑到多次旋转中存在移位操作，有限字长效应产生了新的误差，故该提升也超出了最低要求。

### modelsim仿真平台搭建

基于二进制的MATLAB计算平台的算法，本次毕设项目完成了对应Verilog代码的编写，并在modelsim建立了testbench，给出fcw，pcw作为系统输入，并完成ROM数据接口方便文件信息写入。



RTL波形仿真图如x，将波形结果进行分析，结果和MATLAB二进制计算结果完全相同，表明RTL代码和MATLAB代码具有同一性。

## 关键路径优化方法

### 电路内部结构规范

由于综合工具对次关键路径缺乏关注，导致多条关键路径的出现。为了解决这个问题，首先需要做的是规范电路的结构，使代码能被更高效综合。在实践中总结了3条基本规则：优化模块划分，实现资源共享和替代电路的使用。

(1) 优化模块划分

优化模块的划分观点之一是，最好能在每一个模块末端加入触发器，避免不同模块通过组合逻辑连接，如图x所示。这样能减少模块间接口的连接，而且更易于控制关键路径的长度。



建立在以上规范，优化划分的第二点是平衡各模块的组合逻辑规模，尽量使得模块内关键路劲长度相似。发现某一个关键路径上的组合逻辑比较大时，尽量将其分成两个部分，并在中间插入触发器。

(2) 实现资源共享

对于同样的真值表，可以存在多种表述，也对应不同的电路复杂度。在设计中应尽量使得资源能被重复利用，用最简单的电路结构实现相同的功能。实践中，我在共享一个加法器后，关键路径取得了比较大的减少。

(3) 替代电路的使用

对于同一个表达式，也能用不同的电路实现。例如if else语句和case语句在部分时刻就存在替代关系。根据参考资料(插入引用)的介绍，对于判断条件不变的情况，使用case 电路较if else电路更快。使用case替换if else后，关键路径也得到不小的优化。



### 关键模块重新设计

规范电路内部结构对综合结果起到了正面作用，但是关键路径本身的问题还没有解决。这时就需要重新设计关键模块，使它变得更快。

例如本文的关键路径是查找表。在前期工作中，为了方便测试使用RAM记录查找表。为了提升查找表的速度，改用ROM查表，用组合逻辑将ROM输出固定后，综合后查找表的延时大大降低了，最终时钟频率可运行至2 GHz。

在最终的设计方案中，旋转单元电路中的加法器成关键路径所在。我使用流水线加速器以减少加法操作的时间，将时钟频率提升至2.6 GHz，但是如3.3所述，该方法对面积功耗的要求大大提升了。

## 时序仿真结果

功能性仿真的用途是验证逻辑的正确性，但是没有考虑到实际的物理条件。门级电路的延时和布线的延时的差异会引起信号时序的不一致，一旦超出时钟频率约束将导致结果错误。本节的内容首先介绍综合和布局布线的工具，然后展示时序仿真的结果。

### 工具介绍

A）Design Compiler

Design Compiler(DC)是一款综合工具，主要功能是将Verilog代码映射到门级电路，并进行优化。综合的步骤主要包括三个阶段：转换、映射、优化。

首先将HDL代码转化成工艺无关的RTL级网表，然后根据指定的工艺库将RTL网表映射到门级网表上，最后根据在约束条件下对设计进行优化(插入脚注)。最终生成的门级网表中就包含了各门级电路的时间信息，即可进行时序仿真。但是在综合过程中时序中连线延时、时钟扭斜等无法确定。

B）IC Compiler

IC Compiler(ICC)是一款布局布线工具，除了对电路进行布局布线外，ICC还提供时钟树综合、IO和pad的布局等作用。ICC不仅考虑了原件之间连线的延时、时钟不同步等问题，同时提取金属器件之间的寄生电容，使得结果和实际情况更加一致。

### 结果展示

A）DC结果

根据之前的设计进行了DC综合，时钟设置为2.0 GHz仍可满足时序约束条件。图x主要展示三个部分，包括输出信号sin\_amp的时序，查找表查找的时序，以及旋转单元cordic cell 内部加法器的时序。





观察发现，输出信号sin\_amp的滞后大约半个周期，属于正常范围；查找表的查找操作要滞后1个周期，但是延时不严重；cordic cell中的加法器时序，输出的滞后和抖动超过了3/4个周期，有可能导致错误产生。

B）ICC结果

使用synopsis的ICC对前端网表进行布局布线，得到了后端网表、相关时序信息，最终的版图如x所示。







## 性能比较

本文实现的DDS式数控振荡器使用了65 nm TSMC工艺库，输入为16 bits频率控制字，在1.7GHz时钟下可输出频率为2.6kHz~0.85 GHz的正余弦波。输出的量化位数为16 bits，理想输出信号的SFDR为100 dBc，SNR为89 dB。电路设计中，使用1个16位加法器使用了一块6位地址48位字长的ROM和7组cordic cell旋转单元电路。最终功耗5.62w

# 结论

## 主要工作总结

直接数字合成(DDS)作为实现数控振荡器的重要方式，随着近年来性能的提升，其使用正变得越来越流行。当前的研究中，查找表结构中的固有问题依然没有彻底解决，导致DDS的用途还受到限制。

本文提出了ROM-CORDIC混合结构，使用角度旋转修正减少了查找表的地址长度，通过并行的ROM省略了旋转中的乘法操作。论文中提出的方法解决了直接数字式结构中的部分问题，分析了输出的误差来源，并且利用MATLAB和modelsim搭建了基础的功能验证平台。根据误差理论指导，对系统结构进行了定量的分析。在电路设计过程中实现了电路的流水线化，最终经过综合、布局布线，系统运行的时钟频率为1.7GHz，输出最大杂散(SFDR)达到100 dBc。相比文献()，芯片的整体功耗降低了x，但是运行速度要快x、资源省x。鉴于布局布线的优化尚未展开，电路的时钟频率还有再进一步的空间。

## 未来工作展望

本科毕设期间，由于时间、人力、视野的不充分，使得最终的结果还达不到尽善尽美的标准。主要改进的空间还有方向、算法、电路、工具等。

(1)未来应拓宽视野，跳出传统的结构，观察是否有更高效的结构存在。

(2) 未来可以参考现在的流程，实现更多算法，并与现在的结果比较。

(3) 电路上提出创新在未来有广泛的空间，能进一步减少关键路径长度。

(4) 加强对布局布线工具的使用将有助于将ICC结果逼近DC综合结果。